一、MIPI簡介

      MIPI Alliance即移動產(chǎn)業(yè)處理器接口聯(lián)盟（Mobile Industry Processor Interface 簡稱MIPI）。于2003 年由ARM，Nokia，ST，TI 等公司成立的為移動應(yīng)用處理器制定的開放標(biāo)準(zhǔn)和一個規(guī)范，目前MIPI已經(jīng)成為移動領(lǐng)域主流的視頻傳輸接口規(guī)范，應(yīng)用廣泛的是MIPI D-PHY和MIPI C-PHY兩組協(xié)議簇，C-PHY中的許多模塊借鑒于D-PHY，兩種標(biāo)準(zhǔn)的接口可共用相同引腳實現(xiàn)雙模；而MIPI M-PHY和A-PHY，我們后續(xù)的文章會有更多分享。

      MIPI 聯(lián)盟下面有不同的 WorkGroup，分別定義了一系列的手機(jī)等移動設(shè)備內(nèi)部接口標(biāo)準(zhǔn)，比如攝像頭接口 CSI、顯示接口 DSI、BBIC與RFIC之間互連的 DigRF、麥克風(fēng) /揚聲器接口 SLIMbus 等，而MIPI技術(shù)是分層的包括物理層、協(xié)議層和應(yīng)用層，相同的PHY物理層可以承載不同協(xié)議。如下圖是MIPI系統(tǒng)框圖和多媒體規(guī)范：

圖1：MIPI系統(tǒng)框架

圖2：MIPI多媒體規(guī)范

二、MIPI D-PHY技術(shù)概覽

      MIPI應(yīng)用為成熟的兩個接口如下，其協(xié)議層分別是CSI-2、DSI/DSI-2。

（1）攝像頭接口：CSI(Camera Serial Interface)

（2）顯示接口：DSI(Display Serial Interface)

       CSI-2、DSI/DSI-2的物理層（Phy Layer）由專門的WorkGroup負(fù)責(zé)制定，其目前采用的物理層標(biāo)準(zhǔn)是D-PHY和C-PHY，如下是D-PHY的技術(shù)演進(jìn)及各版本技術(shù)特點對比。

圖：D-PHY Two Data Lane PHY Configuration

       D-PHY 的物理層支持 HS(High Speed)和 LP(Low Power)兩種工作模式。HS 模式下采用低壓差分信號，有端接，可以傳輸很高的數(shù)據(jù)速率（數(shù)據(jù)速率為 80M～1.5Gbps/without skew cal、1.5G~2.5Gbps/with deskew cal、2.5G~9G/with equalization）；LP 模式下采用單端信號，未端接，數(shù)據(jù)速率很低（<=10Mbps），但是相應(yīng)的功耗也很低，考慮EMI，產(chǎn)生的信號slew-rate及驅(qū)動電流受到限制?？蛇x支持的交替低功耗模式采用有端接的低壓差分信號，數(shù)據(jù)速率低前向4Mbps，反向低1Mbps，高與HS速率保持一致。HS和LP兩種模式的結(jié)合保證了 MIPI 總線在需要傳輸大量數(shù)據(jù)（如圖像）時可以高速傳輸，而在不需要大數(shù)據(jù)量傳輸時又能夠減少功耗。

      下圖1是HS和LP模式下的信號電平示意圖，下圖2是用示波器捕獲的MIPI D-PHY信號，可以清楚地看到HS和LP信號。

圖1：HS和LP模式下的信號電平

圖2：示波器捕獲的MIPI D-PHY信號

       雖然MIPI D-PHY 的板級設(shè)計簡單，但是MIPI芯片的內(nèi)部架構(gòu)、I/O技術(shù)非常復(fù)雜。復(fù)雜體現(xiàn)在如下幾個方面：

（1）MIPI通信架構(gòu)包含發(fā)送（通常是master）、接收（通常是slave）及互連通道。

圖：MIPI D-PHY 點到點互連

（2）通道類型包括時鐘通道、單向數(shù)據(jù)通道及雙向數(shù)據(jù)通道。收發(fā)通道模塊包括線路接口、控制/接口邏輯及協(xié)議接口?？刂?接口邏輯可實現(xiàn)Escape mode encoder這與LP-TX相關(guān)、HS-Deskew、Sequences這與HS-TX相關(guān)、HS-RX可以實現(xiàn)數(shù)據(jù)采集、HS-Deskew，LP-RX可實現(xiàn)控制模式下的解碼與Escape模式下的解碼，LP-CD用于雙向數(shù)據(jù)通道可實現(xiàn)沖突/競爭檢測。

      電氣層面涉及Slew-Rate受控的推挽電路實現(xiàn)的LP-TX，高速低壓差分驅(qū)動電路實現(xiàn)的HS-TX（可選支持半擺幅模式以實現(xiàn)節(jié)電/速率超過2.5Gbps需要2taps的去加重實現(xiàn)2種選擇克服ISI影響），高速差分接收電路實現(xiàn)的HS-RX（可使能ZID阻抗），另外LP-RX電路注重低功耗，需要集成遲滯功能降低對噪聲的靈敏等。

圖：收發(fā)內(nèi)部組成和電氣實現(xiàn)

（3）TLIS傳輸線互連架構(gòu)支持不同傳輸“距離”，如下展示了不同速率插損模板，在1.5Gbps~4.5Gbps速率是默認(rèn)支持Standard Reference channel，Standard Reference channel，可選支持

圖：互連插損模板